TechSpot bo kmalu praznoval svojo 25. obletnico. TechSpot pomeni tehnično analizo in nasvet, ki mu lahko zaupate.
Velika slika: TSMC napreduje pri svojih načrtih za 3nm (N3) procesno vozlišče, pri čemer bo N3E začel množično proizvodnjo pozneje letos. Podjetje je pravkar prvič v štirih letih opazilo padec prihodkov, vendar napreduje z znatnimi izdatki za raziskave in razvoj, da bi zagotovilo, da bodo njegova vozlišča razreda 2nm pripravljena, preden jih lahko Intel in drugi dohitijo.
Ta teden je TSMC predstavil nekaj ključnih značilnosti svojih trenutnih in prihodnjih tehnologij procesnih vozlišč na tehnološkem simpoziju Severne Amerike 2023 v Santa Clari v Kaliforniji. Načrt tajvanskega podjetja vključuje vrsto novih silicijevih tehnologij za različne potrebe industrije, ki segajo do leta 2026, dogodka pa se udeležuje nič manj kot 1600 partnerjev in strank.
Trenutno TSMC uporablja 3nm tehnologijo (N3) v množični proizvodnji – večinoma za silicij Apple – in vozlišče N3E je predvideno za začetek proizvodnje v drugi polovici tega leta. Prednosti N3 vključujejo izboljšanje hitrosti za 18 odstotkov pri enaki moči kot N5, z logično gostoto, ki se približuje 1,6-kratni gostoti starejšega vozlišča. Prav tako je manj zapleten (in zato cenejši) za uporabo v primerjavi z N3, saj ne zahteva EUV dvojnega vzorčenja za doseganje zahtevanih izboljšav gostote.
Od naslednjega leta bo TSMC razširil svoj 3nm portfelj s tremi novimi vozlišči: N3P, N3X in N3AE. N3P je izboljšava N3E s ciljem nadaljnjega povečanja gostote tranzistorjev, hkrati pa ponuja pet odstotkov boljše zmogljivosti pri enaki moči ali pet do deset odstotkov večjo energetsko učinkovitost pri enakih taktih. In ker gre samo za optično krčenje N3E, bodo zasnove, ki temeljijo na N3P, združljive naprej, kar pomeni, da bo N3P verjetno priljubljena izbira med podjetji za oblikovanje čipov.
N3X je zasnovan z mislijo na visoko zmogljivo računalništvo, zato bo privlačna izbira za stvari, kot so CPE, GPE in pospeševalniki AI. To bo omogočilo vrtilne frekvence, ki so vsaj pet odstotkov višje v primerjavi z N3P za ceno višjih tokov uhajanja (in zato za stabilnost potrebujejo višje napetosti). TSMC pravi, da bo N3X podpiral napetosti okoli 1,2 volta, kar pomeni, da bo to vozlišče najbolj uporabno za strojno opremo strežniškega razreda z močnimi hladilnimi sistemi.
TSMC načrtuje, da bo N3P v množični proizvodnji nekje v drugi polovici leta 2024, medtem ko N3X ne bo pripravljen do leta 2025. Poznavalci dobavne verige trdijo, da bodo Intelovi grafični procesorji Celestial med prvimi, ki bodo uporabljali slednje vozlišče, vendar bomo morali počakaj in boš videl. Kar zadeva N3AE, je to vozlišče, optimizirano za čipe, ki se uporabljajo v avtomobilskih aplikacijah, ki bo leta 2025 na voljo tudi proizvajalcem avtomobilov.
Ena stvar je gotova – vozlišča razreda N3 bodo pospešila razvoj arhitektur, ki temeljijo na čipih (na misel pride AMD-jev RDNA 3) z računalniškimi matricami, izdelanimi na najnovejšem in najboljšem vozlišču, ter dodatnim pomnilnikom in V/I matricami, izdelanimi z uporabo bolj zrelih vozlišč z boljša stroškovna učinkovitost in bolj predvidljivi donosi.
Podjetje je tudi orisalo načrt za 2nm (N2) procesna vozlišča, ki vključujejo „nanosheet” (aka gate-all-around ali GAAFET) tranzistorje in omogočajo še boljšo zmogljivost, energetsko učinkovitost in povečano gostoto tranzistorjev za logiko, SRAM in analogna vezja. Ena prednost pred obstoječimi tranzistorji FinFET je nižji tok uhajanja, druga pa je, da je mogoče prilagoditi širino kanala za večjo zmogljivost ali manjšo porabo energije.
V nasprotnem primeru TSMC trdi, da bo N2 ponudil 10 do 15 odstotkov večjo zmogljivost pri enaki moči kot N3 ali 25 do 20 odstotkov manjšo moč pri enakih taktih. Podjetje je tudi optimistično, da lahko doseže mešane gostote čipov (SRAM, logični in analogni) z N2, ki so več kot 15 odstotkov višje v primerjavi z N3E.
Glede tega, kako daleč je razvojni proces, novi nanosheet tranzistorji že izpolnjujejo 80 odstotkov ciljnih specifikacij zmogljivosti, medtem ko se povprečni izkoristek 256 Mb SRAM trenutno giblje malo nad 50 odstotki. Ker je proizvodnja v velikem obsegu načrtovana za leto 2025, ima podjetje dovolj časa, da te številke izboljša.
Družina N2 se bo nekje leta 2026 razširila z N2P, ki bo dodal zadnjo stran napajanja. Tako kot pri Intelovem PowerVia in Samsungovem BSPDN je ideja tranzistorje postaviti med omrežje za dostavo energije in signalno omrežje, s čimer se izboljša zmogljivost tranzistorja in posledično zmanjša poraba energije.
Morda se ne sliši veliko, toda hrbtna omrežja za dostavo električne energije so nekatere najpomembnejših inovacij v polprevodniškem prostoru v zadnjih letih. Spreminja način dovajanja energije tranzistorjem na čipu na način, ki izboljša energetsko učinkovitost in omogoča znatne izboljšave logične gostote. Po ocenah podjetja Applied Materials dostava električne energije na hrbtni strani omogoča zmanjšanje površine logičnih celic za 20 do 30 odstotkov – kar je enakovredno dvema generacijama litografije, vrednima izboljšave.
N2P ne bo pripravljen za množično proizvodnjo do leta 2026 in TSMC še ni zagotovil nobenih podatkov o primerjavi z N2. Podobna zgodba je z N2X, različico, zasnovano za visoko zmogljivo računalništvo, kjer so napetosti in takti potisnjeni do točke padajočih donosov.
Če sploh kaj, ima Intel okno priložnosti, da dohiti TSMC z vozlišči Intel 20A in 18A, pri čemer naj bi prvo začelo množično proizvodnjo konec leta 2024. Vendar glede na Intelovo slabo zgodovino dostave po načrtu in težave pri zagotavljanje najsodobnejše opreme ASML EUV, ne pričakujemo čudežev.